蚌埠计算机考研辅导班哪家靠谱

来源：蚌埠海文考研培训学校时间：2021/5/20 16:09:13

蚌埠计算机考研辅导班哪家靠谱-为您推荐蚌埠海文考研，蚌埠海文考研28年来一直专注于考研辅导，由经验丰富的讲师指定高精度的学习计划，全程锁定了薄弱环节，掌握了提问规则，让学生迅速掌握解题技巧，学得更轻松！蚌埠海文考研小编给同学们带来的是计算机基础综合基础阶段测评——组成原理的单项选择，你能拿到几分呢？

一、单项选择题(总题数：22，分数：44分)
1.下列关于存储系统层次结构的说法中，不正确的是()。
A.存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小
B.Cache-主存层次设置的目的是为了提高主存的等效访问速度
C.主存一辅存层次设置的目的是为了提高主存的等效存储容量
D.存储系统层次结构对程序员都是透明的 √
此题考查的知识点：存储系统层次结构的基本概念。Cache-主存层次对所有程序员都是透明的。主存-辅存层次只对应用程序员透明，对系统程序员不透明。
2.存储器的存取周期与存储器的存取时间的关系是()。
A.存取周期大于存取时间 √
B.存取周期等于存取时间
C.存取周期小于存取时间
D.存取周期与存取时间关系不确定
此题考查存储器存取周期与存取时间的概念及其关系。存取周期是存储器进行连续地读或写操作允许的短时间间隔，存取时间是存储器进行一次读或写操作所需的平均时间。
3.以下几种存储器中，存取速度快的是()。
A.Cache
B.寄存器 √
C.内存
D.光盘
存储层次结构中，离CPU越近的存储器速度越快，价格越贵，容量越小。寄存器就是离CPU近的存储器。
4.属于易失性存储器的是()。
A.E2PROM
B.Cache √
C.FlashMemory
D.CD-ROM
易失性存储器包括Cache。
5.虚拟存储器理论上的大容量取决于()。
A.辅存容量
B.主存容量
C.虚地址长度 √
D.实地址长度
虚地址和实地址是虚拟存储器的两个基本概念，虚拟存储器的大容量取决于虚地址长度，主存储器的大容量取决于实地址长度。
6.下列存储保护方案中，不是针对“地址越界”访存违例的是()。
A.界限保护
B.键保护
C.环保护
D.设置访问权限位 √
设置访问权限位是针对“访问越权”访存违例的。
7.下列关于DRAM刷新的说法中，错误的是()。
A.刷新是指对DRAM中的存储电容重新充电
B.刷新是通过对存储单元进行“读但不输出数据”的操作来实现
C.由于DRAM。内部设有专门的刷新电路，所以访存期间允许进行刷新- √
D.刷新期间不允许访存，这段时间称为“访存死区(也叫死时间)”
DRAM在访存期间不允许刷新。
8.下列关于ROM和RAM的叙述中，正确的是()。
A.CD-ROM实质上是ROM
B.Flash是对RAM的改进，可以实现随机存取
C.RAM的读出方式是破坏性读出，因此读后需要再生
D.只有DRAM读后需要刷新 √
CD-ROM是光盘存储器，是一种机械式的存储器，与ROM有本质的区别，选项A错误。Flash存储器是E2PROM的改进产品，虽然它也可以实现随机存取，但从原理上讲仍属于ROM，而且RAM是易失性存储器，选项B错误。DRAM的读出方式并不是破坏性的，读出后不需再生，选项C错误。SRAM采用双稳态触发器来记忆信息，因此不需要再生；而DRAM采用电容存储电荷的原理来存储信息，只能维持很短的时间，因此需要再生，选项D正确。
9.下面是有关DRAM和SRAM存储器芯片的叙述：I．DRAM芯片的集成度比SRAM高Ⅱ．DRAM芯片的成本比SRAM高Ⅲ．DRAM芯片的速度比SRAM快Ⅳ．DRAM芯片工作时需要刷新，SRAM芯片工作时不需要刷新通常情况下，错误的是()。
A.I和Ⅱ
B.Ⅱ和Ⅲ √
C.Ⅲ和Ⅳ
D.I和Ⅳ
DRAM的集成度高于SRAM，SRAM的速度高于DRAM，可以推出DRAM的成本低于SRAM。SRAM芯片工作时不需要刷新，DRAM芯片工作时需要刷新。随机存储器RAM可分为静态和动态两种。SRAM由6个MOS管组成一个记忆单元，它的存取速度快，但集成度低，功耗也较大；DRAM由4个MOS管或单个MOS管组成一个记忆单元，它的集成度高，功耗小，但存取速度慢。DRAM是靠MOS电路中的栅极电容来存储信息的，栅极电容上的电荷数目会随着时间推移逐步泄漏，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程称为刷新。
10.下列关于DRAM刷新的说法中，错误的是()。
A.刷新操作按行进行，一次刷新一行中的全部存储单元
B.刷新所需的行地址由DRAM内部的刷新计数器(行地址生成器)给出
C.集中刷新的“死时间”要大于异步刷新的“死时间”
D.分散刷新方式同样存在“死时间” √
分散刷新方式不存在死时间。
11.下列关于Cache的说法中，正确的是()。
A.采用直接映像时，Cache无需考虑替换问题 √
B.如果选用优替换算法，则Cache的命中率可以达到100％
C.Cache本身的速度越快，则Cache存储器的等效访问速度就越快
D.Cache的容量与主存的容量差别越大越好
由于主存块是在不命中时被装入Cache，所以Cache-命中率不可能达到100％。命中率比Cache本身速度对Cache的等效访问速度影响更大。
12.“小端次序”的机器上，四字节数据1234．5678H按字节地址由小到大依次存在为()。
A.12345678H
B.56781234H
C.34127856H
D.78563412H √
此题考查小端次序的基本概念。
13.为了提高访问主存中信息的速度，要求“信息按整数边界存储(对齐方式存储)”，其含义是()。
A.信息的字节长度必须是整数
B.信息单元的存储地址是其字节长度的整数倍 √
C.信息单元的字节长度必须是整数
D.信息单元的存储地址必须是整数
此题考查“信息按整数边界存储”的概念。
14.某存储系统中，主存容量是Cache容量的1024倍，Cache被分为8个块，当主存地址和Cache地址采用直接映像方式时，地址映射表的大小应为()。(假设不考虑一致维护位。)
A.6×1025bits
B.8×10bits
C.6×1024bits
D.8×11bits √
由于Cache被分为8个块，那么Cache有8行，采用直接映像，一行相当于一组。故该标记阵列每行存储1个标记项，其中主存标记项为10bits(210=1024，是Cache容量的1024倍，那么就是地址长度比Cache长10位)，加上1位有效位，即为8×11bits。
15.下面说法中正确的是()。
A.有了稳定的地址和写入的数据，再有了片选信号才能给出写命令，以便增加无误的写操作
B.有了稳定的地址与片选信号才可以读
C.信号应有一定的持续时间，以增加读写操作得以正常完成
D.以上说法都正确 √
存储器读写操作时，地址信号、片选信号、读写命令、读出的数据或写入的数据，它们之间在时序配合上要满足以下这些条件：有了稳定的地址与片选信号才可以读；有了稳定的地址和写入的数据，再有了片选信号才能给出写命令，以便增加无误的写操作。此外，这些信号应有一定的持续时间，以增加读写操作得以正常完成。
16.虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是()。
A.快表与慢表都存储在主存中，但快表比慢表容量小
B.快表采用了优化的搜索算法，因此查找速度快
C.快表比慢表的命中率高，因此快表可以得到更多的搜索结果
D.快表采用高速存储器件组成，按照查找内容访问，因此比慢表查找速度快 √
快表采用的是相联存储器，而不是依赖搜索算法来查找的，而慢表通常是依赖于查找算法，故选项A和B错误。快表的命中率有可能高于慢表，但快表仅是慢表的一个部分拷贝，不能得到比慢表更多的结果，因此选项C错误。
17.已知Cache命中率H=0．98，主存比Cache慢4倍，已知主存的存取周期为200ns，Cache／主存的效率是()。
A.0．92
B.0．94 √
C.0．96
D.0．98
R=Tm／Tc=4；Tc=Tm／4=50ns；E=1／[R+(1一R)H]=1／[4+(1—4)×0．98]=0．94。
18.已知Cache命中率H=0．98，主存比Cache慢4倍，已知主存的存取周期为200ns，平均访问时间是()。
A.125ns
B.75ns
C.55ns
D.53ns √
R=Tm／Tc=4；Tc=Tm／4=50ns；Ta=Tc／E=Tc×[4—3×0．98]=50×1．06=53ns。
19.CPU执行一段程序时，Cache完成存取的次数为3800次，主存完成存取的次数为200次，已知Cache存取周期为50ns，主存为250ns，那么Cache／主存系统的效率为()。
A.86．3％
B.87．2％
C.83．3％ √
D.85．5％
命中率H=Nc／(Nc+Nm)=3800／(3800+200)=0．95；主存慢于(2ache的倍率：r=tm／tc=250ns／50ns=5；访问效率：e=1／[r+(1一r)H]=1／[5+(1—5)×0．95]=83．3％。
20.下列关于Cache和虚拟存储器的叙述中，正确的是()。
A.当Cache没有命中时，会引起处理器切换进程，以更新Cache中的内容
B.当虚拟存储器失效(如缺页)时，处理器将会切换进程，以更新主存中的内容 √
C.Cache和虚拟存储器由硬件和操作系统共同实现，对应用程序员均是透明的
D.虚拟存储器的容量等于主存和辅存的容量之和
(2ache失效与虚拟存储器失效的处理方法不同，Cache完全由硬件实现，不涉及软件端，而虚拟存储器由硬件和OS共同完成，缺页时才会发出缺页中断，故选项A错误，选项B正确，选项C错误。在虚拟存储器中，主存的内容只是辅存的一部分内容，故选项D错误。
21.影响高速缓存命中率的因素有()。I．每次与内存交换信息的单位量Ⅱ．Cache的容量Ⅲ．Cache结构Ⅳ．不同映像方式V．主存的大小
A.I、Ⅱ、Ⅲ、Ⅳ √
B.I、Ⅱ和Ⅲ
C.I、Ⅲ和Ⅳ
D.只有I
影响Cache命中率的因素有以下几点：(1)Cache的容量：更大的Cache容量，对提高命中率是有好处的，而容量达到一定值之后，再增加其容量对命中率的提高并不明显。(2)Cachelinesize(每次与内存交换信息的单位量)：Cache在命中的情况下，可以在0等待状态向cPu提供指令和数据，而一旦不命中，CPU就必须到主存去取信息，会增加几个等待状态。所以为减少访问内存的次数，可通过每次到内存取信息时不是以一个字为单位，而是以几个字在主存与Cache之间实现信息传送。Cachelinesize太大，会减慢本次完成传送的进度，还可能出现Cache中太多信息而不被CPU使用，造成费时费资源。(3)多级的Cache结构：在已有Cache存储器系统之外再增加一个容量更大的Cache，此时级Cache中保存的信息第二级Cache中也保存，CPU访问级Cache出现缺失时就去访问第二级Cache。若两个Cache命中率为90％，两个合起来的命中率为99％，所以不可再增加第三级Cache。(4)不同映像方式：全相联映像方式很难实用，直接映像方式命中率略低，多路组相联映像方式性能／价格比更好。
22.设某按字节编址的计算机已配有00000H～07FFFH的ROM区，地址线为20位，现再用16K×8位的RAM芯片构成剩下的RAM区08000H～FFFFFH，则需要这样的RAM芯片()片。
A.61
B.62 √
C.63
D.64
RAM区的地址范围为00001000000000000000～11111111111111111111，由此可知RAM区的大小为31×32．KB，(31×32KB)／16KB=62。
以上是蚌埠海文考研小编整理的蚌埠计算机考研辅导班哪家靠谱，了解更多计算机考研资讯，获取课程优惠详情。

领取试听课

每天限量名额，先到先得

尊重原创文章，转载请注明出处与链接：http://www.peixun360.com/4152/news/360324/违者必究！以上就是蚌埠海文考研培训学校小编为您整理 蚌埠计算机考研辅导班哪家靠谱的全部内容。